반도체 엔지니어를 위한 특별한 성장 경험
공대삼쩜영이 [스터디원]을 모집합니다
2개월 안에 수료!
현업 프로젝트 함께하기
| 상태 | 기수 | 운영 일정 | 정기 미팅 |
|---|---|---|---|
| 완료 | 1기 | 2025.12.23 ~ 2026.02.24 | 화요일 21시 |
| 완료 | 2기 | 2026.03.04 ~ 2026.04.22 | 수요일 21시 |
| 완료 | 3기 | 2026.07.08 ~ 2026.08.26 | 수요일 21시 |
| 모집예정 | 4기 | 미정 (10~12월 중 시작) | — |
※ 중간합류는 사전문의 | 일정은 변경될 수 있습니다
1~3일짜리 단기 교육은 스펙이 안 되고
3개월 이상 교육은 학업과 병행하기 어렵습니다.
학교 전공수업/캡스톤/이론 강의만으로는
취업하기 힘들어진 세상입니다.
학부연구생/인턴은 하고 싶어도
할 수 없는게 현실입니다.
현업에선 말이야.
모든 개념을 완벽하게 배우고 시작하지 않아.
오히려 모르는 상태로
부딪히면서 배우는게 훨씬 많지.
일단 디버깅부터 시작해.
신호를 따라가다 보면
자연스럽게 구조를 익히게 되고
필요한 개념은 그때그때 찾아보면서 채우는 거야.
나는 Verilog를 한 번도 해본 적 없는
Zero-base에서 실무를 시작했어.
현업 설계 도면을 뜯어보면서
그때그때 필요한 이론을 채웠는데,
돌아보면
이 방식이 가장 빠르게 성장할 수 있었던 길이더라.
입사 1~2년 만에
인사고과 Top-Grade를 받은 것도
결국 이 방식 덕분이었어.
지금부터 딱 2개월 동안
현업처럼 트레이닝 시켜줄게.
이론부터 프로젝트까지 전부 커버할거야.
단순히 Tool을 만지는 경험이 아니라
회로설계 실무자가 실제로 하는 설계와
디버깅을 직접 해볼 수 있는
프로그램도 제공할 거야.
프로젝트 결과물은
그대로 네 개인 이력으로 연결되고,
자소서 면접에서 자신 있게 꺼낼 수 있는
고퀄리티 포트폴리오가 될 거야.
- 공대삼쩜영 -
딱 2개월 동안, 현업 방식 그대로
Mini-NPU Core를 직접 설계하고 검증해보는 과정
이 과정을 따라오시면 면접장에서
이렇게 말할 수 있습니다.
✓ 논문 스터디/세미나 - Google TPU 등
✓ NPU 구조 및 동작원리 스터디
✓ DNN HW 가속기 스터디 - MNIST 추론모델
✓ 실제 NPU CHIP 동작 시나리오를 축소 모델로 구현
✓ NPU Core PE 설계 튜토리얼1-5
✓ 단일 PE를 2D Systolic 구조로 확장
✓ NPU Controller 설계
✓ DNN 가속을 위한 GEMM 엔진 설계
✓ 실전 Simulation 검증 환경 구축
✓ Self-checking Testbench 구현
✓ DNN 추론 프로젝트
✓ SoC AMBA BUS 기반 검증 환경 구축 및 시뮬레이션
만약 다른 주제로 하신다면 주니어 단계에서 실력을 빠르게 쌓고 싶기에 또 참여하고 싶습니다.
스터디 전까지는 베릴로그도 아예 모르고 회로설계 직군에 대해서도 거의 모르는 상태였는데, 스터디장님이 열정적으로 이끌어준 덕분에 1달만에 문법을 전부 익혀서 코드를 보고 해석할 수 있는 수준이 됐습니다.
레퍼런스 모델 ZyNet 분석부터 이를 NPU 모델로 개선시키는 하나의 플로우를 이끌고 가주셔서 이러한 흐름 자체를 만들어주셔서 개인적으로는 너무 학습 흐름이 만족스러웠습니다!
학습 내용을 정리하다 보니 자연스럽게 포트폴리오가 쌓이고 있고, 다른 분들과 정보를 공유하며 여러 insight를 얻을 수 있었습니다.
한 번에 설계하는 구조가 아니라 기초가 되는 부분부터 단계별로 설계해나가며 이 기능을 추가하려면 어떻게 설계해야하고 어떻게 상호작용하는지 생각해 볼 수 있어 좋았습니다.
1기 수강생분들은 매주 이 정도의 시간을 스터디에 투자했습니다
1~2주차 약 15시간, 2~3주차 약 30시간, 4~5주차 약 10시간 사용. 미흡한 부분 보완과 개념 정리, 튜토리얼까지 함께 진행했습니다.
1~2주차까지는 베릴로그 공부와 분석에 20시간 정도 투자, 3주차부터는 면접 일정이 겹쳐서, 10시간 언더로 했습니다.
1~3주차는 한 12시간 정도 사용. 4주차부터는 한 15시간 정도 했습니다.
주말 활용하다가 밀린 과제 해결 위해 5주차 평일 5시간 + 주말 8시간 투자했습니다.
1월까지는 하루에 거의 6시간씩 하면서 베릴로그 기초를 쌓고, 5주차부턴 토익스피킹 공부 때문에 좀 줄었습니다.
1~3주차는 매주 총 10시간 정도 사용했고, 4주차부터는 개인 스케줄 문제로 5~7시간 정도 사용했습니다.
평균적으로 주당 10~15시간 투자
현재 진행 중인 학업과 조율이 가능한지 스스로 점검해보시기 바랍니다
반도체 회로설계 진로를 희망하는
3학년 이상 학생
선수과목: 디지털논리, Verilog 연관 교과목
매주 1회 Zoom 미팅
+ 상시 1:1케어
매주 1회 21:00 ~ 22:30 (기수별 요일 상이)
사수-부사수 관계로 실질적 설계 참여
※ 미팅 시간은 강의/과제안내/과제점검/세미나 등으로 유연하게 활용할 예정이며 매주 설계과제 등 미션있습니다.
레벨 테스트 + 유선 통화로
스터디원 확정
단순 전달식 강의가 아닌
직접 참여하는 프로젝트
지난 기수에서 Verilog 입문자가 꽤 많았는데요.
90% 이상이 산출물 완성도가 높았습니다.
단, 독학으로 기본 문법은 학습해주셔야 하며, 실제로 code를 다루는 것은 week 3부터이기 때문에 학습할 시간이 충분히 있습니다.
스터디가 시작되면 환불은 불가합니다.
Verilog 입문자부터 현직자까지 참여하시는 분들이 다양한데요.
스터디에 시간만 충분히 할애해주신다면 못 따라오는 분은 아직 못봤습니다.
무조건 직무역량 0순위 경험으로 가져갈 수 있도록 도와드릴 겁니다.
본 과정에 현직자 분들도 참여하시지만 대부분 대학생이기 때문에 시험기간은 휴강하는 편입니다.
지난 1주 동안 스터디 했던 것을 서로 나누기도 하고, 다음 1주 동안 해야할 분량에 대하여 의논합니다.